Dr. Reydezel Torres Torres

Correo Electrónico: reydezel@inaoep.mx

  

 

Estancias de investigación:

2001–2002: Interuniversity Microelectronics Centre (IMEC), Leuven, Bélgica.

2005–2006: Intel (System Research Center), Guadalajara, México.

 

Doctorado: INAOE en 2003.

Título de Tesis: “Small-Signal Modeling of Bulk MOSFETs for High-Frequency Applications.”

 

Maestría: INAOE en 2000.

Título de Tesis: “Método alternativo para la extracción de la longitud efectiva de canal y la resistencia serie de un TMOS LDD.”

 

Licenciatura: Instituto Tecnológico de Querétaro en 1998.

  

 

Dispositivos de microondas, integridad de señales, interconexiones de alta velocidad, circuitos impresos, mediciones eléctricas de alta frecuencia.

  

 

Enero 2007 – Diciembre 2008 (Apoyado por Intel Corporation): “Addressing silicon innovation through characterization, modeling, analysis, and design of compact space and energy-efficient chip-to-chip signaling, on-die RFI scanning, and self-calibrated on-die temperature solutions for computing platforms”–HIGH SPEED SIGNALING SECTION.

 

Enero 2009 – Diciembre 2011 (Apoyado por Intel Corporation): “Signal Integrity Analysis in Complex Chip-to-Chip Interconnection Channels.”

 

Enero 2009 – Diciembre 2011 (Apoyado por el CONACyT): “Metodología para el análisis de las pérdidas en interconexiones utilizadas en sistemas electrónicos de alta velocidad”

  

 

Doctorado:

 

Emmanuel Torres Ríos, “Characterization and modeling of the substrate losses in CMOS devices for high-frequency applications,” INAOE, Diciembre de 2008. Co-director: Edmundo A. Gutiérrez Domínguez.

 

Maestría:

 

Miguel A. Tlaxcalteco Matus, “Metodología para el modelado de vías en interconexiones de alta velocidad incluyendo efectos de radiación electromagnética,” INAOE, Junio de 2010.

 

Svetlana C. Sejas García, “Identificación y caracterización del impacto de los efectos de orden superior en la propagación de señales en canales en PCB,” INAOE, Noviembre de 2009.

 

Germán Álvarez Botero, “Modelado y caracterización de MOSFETs nanométricos utilizando técnicas de circuito equivalente,” INAOE, Julio de 2009. Co-director: Roberto S. Murphy Arteaga.

 

Víctor Hugo Vega González, “Analysis of the technology scaling on the electrical features of interconnects used in 3D systems,” INAOE, Julio de 2009. Co-director: Adán Sánchez Sánchez.

 

Gaudencio Hernández Sosa, “Characterization and modeling of chip-to-chip interconnection channels on PCB using high-frequency techniques,” INAOE, Septiembre de 2008. Co-director: Gerardo Romo Luévano.

 

Licenciatura:

 

Érick Hidalgo Martínez, “Caracterización de la resistencia del substrato en MOSFETs integrados,” Instituto Tecnológico de Querétaro, Septiembre de 2005.

  

 

R. Torres-Torres and S. C. Sejas-García, “Extraction of the Model Parameters for the Attenuation in Printed Transmission Lines,” IEEE Microwave and Wireless Components Letters, Vol. 20, No. 12, pp. 654-656, Dec. 2010.

 

M. A. Tlaxcalteco-Matus and R. Torres-Torres, “Systematic Modeling and Characterization of a Via-to-SIW Transition,” IEEE Microwave and Wireless Components Letters, Vol. 20, No. 12, pp. 657-659, Dec. 2010.

 

R. Murphy and R. Torres-Torres, “MTT WORLD: Microwave Engineering in Mexico,” IEEE Microwave Magazine, Vol. 20, No. 12, pp. 146-152, Oct. 2010.

 

R. Torres-Torres, R. Venegas, and S. Decoutere, “Transmission Line Characterization on Silicon Considering Arbitrary Distribution of the Series and Shunt Pad Parasitics,” Solid-State Electronics, Vol. 54, No. 3, pp. 235-242, Feb. 2010.