|
Wednesday, 20 February |
|
|
| 9:00-10:30 |
Plenary Lecture
To be announced |
|
|
| 10:30-11:00 |
Coffee Break |
|
|
|
|
|
Session W1-a Analog Circuits 1 |
| 11:00-11:30 |
Acoplamiento Automático de Impedancias Para Interconexiones Chip a Chip |
|
Edgar López Delgadillo, Miguel Angel García Andrade,José Alejandro Díaz Méndez |
| 11:30-12:00 |
Diseño de un OTA cascodo doblado a 23 MHz GBW / 460 uW para un S&H |
|
Wilmar Carvajal, Elkim Roa, Wilhelmus Van Noije |
| 12:00-12:30 |
FULLY DIFFERENTIAL OTA FOR VERY LOW FRECUENCY APPLICATIONS |
|
Román Salinas Cruz, Adriana Arizaga Jasso |
|
|
|
Session W1-b Digital Systems 1 |
| 11:00-11:30 |
Synthesis of Multi-Burst Mode Asynchronous Controllers With Delay Insensitive Interface |
|
Duarte L. Oliveira, João Luis V. Oliveira |
| 11:30-12:00 |
Synthesis of Essential Hazard-Free Extended Burst-Mode Asynchronous Controllers |
|
Duarte L. Oliveira, João Luis V. Oliveira, Eliane R. Yokoyama |
| 12:00-12:30 |
Design of a Quantum-dot Cellular Automata Arithmetic Logic Unit |
|
John M. Espinosa Duran, Jaime Velasco Medina |
|
|
|
|
|
Session W1-c Applications of embedded systems 1 |
| 11:00-11:30 |
Implementación paramétrica en FPGA de un decodificador LDPC para cualquier tipo de matriz paridad y tasa de código |
|
Leonardo Arnone, C. González, C. Gayoso, J. Castiñeira Moreira |
| 11:30-12:00 |
IMPLEMENTACION EN FPGA DE UN GENERADOR DE RUIDO COLOREADO |
|
Luciana De Micco, Omar G. Zabaleta, Claudio M. González, Constancio M. Arizmendi, Hilda A. Larrondo |
| 12:00-12:30 |
DESEMPENHO E CONSUMO DE ENERGIA DE ALGORITMOS CRIPTOGRÁFICOS DO MIBENCH EM SISTEMAS MÓVEIS |
|
Ricardo Augusto G. da Costa, Edward David Moreno |
| 12:30-1500 |
Lunch pause |
|
|
|
|
|
Session W2-a FPGAs and Industrial Applications |
| 15:00-15:30 |
ARQUITETURA DEDICADA À DECODIFICAÇÃO DOS NÍVEIS DO CAVLC DEFINIDO NO PADRÃO H.264/AVC DE COMPRESSÃO DE VÍDEO |
|
João Alberto Vortmann, Thaísa Leal da Silva, Sergio Bampi, Altamiro Amadeu Susin, Luciano Volcan Agostini |
| 15:30-16:00 |
SISTEMAS EMBARCADOS COM ACESSO Á INTERNET EM APLICAÇÕES DE AUTOMAÇÃO INDUSTRIAL |
|
Carlos Cleude Barbosa de Abreu, Edward David Moreno |
| 16:00-16:30 |
Comparación de la Eficiencia en Hardware de los Cifradores de Flujo Grain, Mickey-128 y Trivium de Ecrypt |
|
Blanca Nydia Pérez Camacho, Rene Cumplido Parra |
|
|
|
Session W2-b Fuzzy Logic |
| 15:00-15:30 |
SÍNTESIS DE SISTEMAS DE CONTROL DIFUSOS MEDIANTE HERRAMIENTAS DE DISEÑO DSP SOBRE FPGAS |
|
Santiago Sánchez Solano, M. Brox, A. Cabrera |
| 15:30-16:00 |
DISEÑO DE UNA ARQUITECTURA PARA LA IMPLEMENTACION DE UNA RED NEURONAL ARTIFICIAL PERCEPTRON MULTICAPA SOBRE UN FPGA |
|
Manuel Monge Osorio, Mario Raffo Jara, Carlos Silva Cárdenas |
| 16:00-16:30 |
Trajectory Following and Obstacle Avoidance using Fuzzy Logic |
|
Jose Guillermo Guarnizo Marin, Luis Fernando Niño V., Gerardo Quintana L. |
|
|
|
Session W2-c CAD 1 |
| 15:00-15:30 |
Executando Posicionamento Analítico em GPUs |
|
Guilherme Flach, Marcelo Johann, Ricardo Reis |
| 15:30-16:00 |
DESIGN OF LOWPASS AND BANDPASS LADDER IMPEDANCE FILTERS |
|
Jorge R. Jiménez Uribe, David Baez-Lopez |
| 16:00-16:30 |
HERRAMIENTA DE AUTOMATIZACIÓN PARA EL DISEÑO ÓPTIMO DE AMPLIFICADORES OPERACIONALES INTEGRADOS EN TECNOLOGÍA CMOS |
|
Jorge Oliveros, Dwight Cabrera, Elkim Roa, Wilhelmus Van Noije |
| 16:30-17:00 |
Coffee Break |
|
|
|
Session W3-a Applications of embedded systems 2 |
| 17:00-17:30 |
Medición del Contenido Armónico en Señales Eléctricas Combinando FPGA y un Banco de Filtros de Capacidades Conmutadas. |
|
Esteban Nicolas Pereyra Toledo, Jorge Luis Naguil, Walter J. D. Cova |
| 17:30-18:00 |
DESENVOLVIMENTO DE UMA ARQUITETURA PARALELA PARA A HADAMARD 2-D 2X2 DO PADRÃO H.264/AVC |
|
Felipe Sampaio, Carolina Fonseca, Fabiane Rediess, Sergio Bampi, Luciano Agostini |
| 18:00-18:30 |
FPGA Implementation of a AC Motor Controller with a hardware/software codesign approach |
|
Tomás G. Moreira, Daniel S. Guimarães Jr, Cláudio M. Diniz, Vagner S. da Rosa, Sebastião C. P. Gomes |
|
|
|
Session W3-b Low-Power Digital Circuits |
| 17:00-17:30 |
Synthesis of Low-Power Gated-Clock Synchronous FSM Using Double-Edge Triggered Flip-Flops |
|
Duarte L. Oliveira, Sandro S. Sato, Leonardo Romano, Osamu Saotome |
| 17:30-18:00 |
A GA with inverted operations to generate input pairs that cause the maximum number of switching gates in a combinational circuit |
|
Ichiro Ruiz Obregon, Akihiro Nikaido, Alberto Palacios Pawlovsky |
| 18:00-18:30 |
Efficient Dedicated Structures for the Radix-16 Multiplication |
|
Leandro Zafalon Pieper, Eduardo A. C. da Costa, Sérgio J. M. de Almeida, Sergio Bampi, José C. Monteiro |
|
|
|
Session W3-c Analog Circuits 2 |
| 17:00-17:30 |
REGULADOR DE TENSION DE ULTRA BAJA POTENCIA PARA RFID |
|
Hector Kirschenbaum, Alejandro de la Plaza |
| 17:30-18:00 |
Diseño de un oscilador de 2 etapas aplicando redes locales de retroalimentación. |
|
Daniel Decle Colin, Alejandro Díaz Sánchez, Mónico Linares Aranda |
| 18:00-18:30 |
A NAUTA’S TRANSCONDUCTOR WITH OFFSET COMPENSATION |
|
Carlos Muñiz Montero, Ramón González-Carvajal, Alejandro Díaz-Sánchez |
|
|
|
|
|
|
|
|
|
Thursday, 21 February |
|
|
| 9:00-10:30 |
Plenary Lecture |
|
Technology Scaling and Low-Power Analog Design |
|
Franco Maloberti, Department of Electronics, |
|
University of Pavia, Pavia, Italy |
| 10:30-11:00 |
Coffee Break |
|
|
|
|
|
Session T1-a FPGAs: multidisciplinary applications |
| 11:00-11:30 |
DISEÑO DE UNA PLATAFORMA FPGA CON LINUX EMBEBIDO PARA EL CONTROL DE ROBOTS MÓVILES |
|
Juan Carlos Moctezuma Eugenio, M. Arias Estrada |
| 11:30-12:00 |
Metodos de Medicion y Análisis del Contenido Armónico en Señales Eléctricas. |
|
Jorge Luis Naguil, Esteban Nicolás Pereyra Toledo, Walter J. D. Cova |
| 12:00-12:30 |
VHDL DIGITAL LOCK-IN AMPLIFIER FOR SMART SENSORS |
|
José E. O. Reges, Edval J. P. Santos |
|
|
|
Session T1-b Systems on Chip |
| 11:00-11:30 |
DESIGN OF A 10-BIT 1MSAMPLE/S SUCCESSIVE-APPROXIMATION ADC FOR RFID SENSOR APPLICATIONS |
|
J. A. Segovia, Fernando Medeiro, A. Rodríguez Pérez, A. Rodríguez Vazquez, A. Arias, J. Ceballos, J.M. Mora, A.Ragel, J. Ramos Martos |
| 11:30-12:00 |
Redes de Generación y Distribución de Reloj para Sistemas en Chip (SoC): Un Análisis |
|
Oscar Gonzalez Diaz, Mónico Linares Aranda, Reydezel Torres Torres |
| 12:00-12:30 |
Neuronal and Programmable Inverter Circuit with Floating-Gate Tansistor |
|
Alejandro Medina Santiago, M. A. Reyes Barranca |
|
|
|
Session T1-c Analog building blocks |
| 11:00-11:30 |
Reconfigurable Switched-Current SD Power Amplifier |
|
Rosalino Rodríguez Calderón, J.M. de la Rosa |
| 11:30-12:00 |
Fuente de referencia compensada sub-1V a 2,4uA |
|
Juan Mateus, Elkim Roa, Wilhelmus Van Noije |
| 12:00-12:30 |
Fuente de Referencia de Bandgap 634mV-10ppm/oC CMOS |
|
Juan José Carrillo, Elkim Roa, Wilhelmus Van Noije |
|
|
|
|
| 12:30-1500 |
Lunch pause |
|
|
|
|
|
Session T2-a FPGA Architectures 1 |
| 15:00-15:30 |
ARQUITECTURA FPGA PARAMETRIZABLE PARA CONVOLUCIÓN DE IMÁGENES |
|
Juan Carlos Moctezuma Eugenio, M. O. Arias Estrada, R. Cumplido Parra |
| 15:30-16:00 |
A Dynamically Reconfigurable Computing Platform |
|
Jordana Seixas, Remy Eskinazi, Manoel Eusebio, Edna Barros, Edson Barbosa, Stelita Silva, Paulo Sergio B. Nascimento, Vinícius Kursancew |
| 16:00-16:30 |
ARQUITETURA DE UM IDS RECONFIGURÁVEL COM REDUÇÃO DO CONSUMO DE ENERGIA |
|
Fernando Augusto Garcia Muzzi, Edward David Moreno, Sérgio Takeo Kofuji |
|
|
|
Session T2-b Electric Models |
| 15:00-15:30 |
Diseño eléctrico de una neurona artificial Spike (I&F) |
|
Linda Jeanette Arcos Pantoja, Juan Manuel Calderón Chávez |
| 15:30-16:00 |
Modeling Approach for DNA-functionalized Single-Walled Carbon Nanotube based Active Chemical Nanosensors |
|
José Ferney Rivera Miranda, Jaime Velasco Medina, Julio César Arce Clavijo |
| 16:00-16:30 |
An Equivalent Electric Circuit for Langevin Transducers |
|
Francisco J. Arnold, Sérgio S. Mühlen |
|
|
|
Session T2-c RF Circuits |
| 15:00-15:30 |
SINTETIZADOR DE FREQÜÊNCIAS 2,4GHZ EM CMOS 0,35μm PARA APLICAÇÕES ZIGBEE |
|
Sergio de Almeida Santos, João Navarro Jr., Wilhelmus Van Noije |
| 15:30-16:00 |
A 90-nm CMOS Reconfigurable LNA for 4G Wireless Hand-Held Devices |
|
Edwin C. Becerra Alvarez, Federico Sandoval Ibarra, José M. de la Rosa |
| 16:00-16:30 |
Rectificador-Multiplicador CMOS para Etiquetas Pasivas RFID |
|
Jaime Martinez Castillo, P. J. García Ramirez, L. Herrera May, L. García González, C. Zúñiga Islas |
| 16:30-17:00 |
Coffee Break |
|
|
|
Session T3-a CAD 2 |
| 17:00-17:30 |
Uma Proposta para o Assinalamento de Pads de I/O e Reduçao de Vias en Circuitos 3D Baseada em Informações da Estrutura do Circuito |
|
Sandro Sawicki, Renato Hentschke, Marcelo Johann, Ricardo Reis |
| 17:30-18:00 |
Algoritmo para evitar vias 3D em caminhos criticos |
|
Felipe Pinto, Guilherme Flach, Renato Hentschke, Ricardo Reis |
| 18:00-18:30 |
A Numerical Optimization Procedure to Obtain SPICE MOSFET Model Level 1 Parameters from Model Level 49 |
|
Luis Nathan Perez Acosta, José E. Rayas Sánchez |
|
|
|
Session T3-b Digital Systems 2 |
| 17:00-17:30 |
ESPECIFICAÇÃO DE UM SISTEMA OPERACIONAL EMBARCADO PARA APLICAÇÕES EM AUTOMAÇÃO RESIDENCIAL |
|
Carlos Diego Melo Nogueira, Edval J. P. Santos |
| 17:30-18:00 |
Diseño del núcleo de un microcontrolador tipo PIC16C6x utilizando lógica programable de Altera |
|
Dilaila Criado Cruz, Pablo Montejo Valdes, Victor Escartin Fernandez |
| 18:00-18:30 |
CUSTO MÍNIMO DE ÁREA PARA PROCESSADOR COMPACTO AES |
|
Fábio Dacêncio Pereira, Edward David Moreno |
|
|
|
Session T3-c Education in Electronics |
| 17:00-17:30 |
DISEÑO RECONFIGURABLE EN FILTROS DE BAJA FRECUENCIA |
|
Leonardo Navarria, Jose A. Rapallini, Antonio A. Quijano |
| 17:30-18:00 |
DISEÑO DE MÓDULOS DIGITALES ASÍNCRONOS |
|
Ruben Alarcon, R. Requena, J. Núñez |
| 18:00-18:30 |
Avances del Instituto Tecnológico de Mérida en la Enseñanza e Investigación en Microelectrónica |
|
Johan Estrada López, J. R. Atoche Enseñat |
|
|
|
|
|
|
|
|
|
Friday, 22 February |
|
|
| 9:00-10:30 |
Plenary Lecture |
|
New Physical Design Strategies |
|
Ricardo Reis, Department of Electronics, |
|
Universidade Federal do Rio Grande do Sul |
|
|
|
|
| 10:30-11:00 |
Coffee Break |
|
|
|
|
|
Session F1-a Digital Design & Test |
| 11:00-11:30 |
Test Method for External DDR SDRAM Memory |
|
Alexsandro C. Bonatto, André B. Soares, Altamiro A. Susin |
| 11:30-12:00 |
Monitoring Noise Violations in SoC Interconnects |
|
Néstor Hernández Cruz, Victor Champac |
| 12:00-12:30 |
Implementation of a Parallel-Search Trie-based Scheme for Fast IP Lookup |
|
Roberto Rojas Cessa, Lakshmi Ramesh, Ziqian Dong, Lin Cai |
| 12:30-13:00 |
A basic novel hybrid RISC-CISC microprocessor design |
|
Heiner Castro Gutierrez |
|
|
|
Session F1-b DSP |
| 11:00-11:30 |
Arquitectura para el filtrado de imágenes usando Xilinx System Generator |
|
Alba Sánchez, Juan Carlos Moctezuma, Sully Sánchez Gálvez, Ana Laura Romero |
| 11:30-12:00 |
A VLSI ARCHITECTURE SUITABLE FOR MID-LEVEL IMAGE PROCESSING |
|
Gustavo Dessbesell |
| 12:00-12:30 |
Regularización Lineal de Imágenes con el Método de Mínimos Cuadrados Restringidos Ponderados en FPGAs |
|
J. Vázquez Castillo, Jaime Ortegon Aguilar, W. Lin Liu, A. Castillo Atoche |
| 12:30-13:00 |
DESIGN AND IMPLEMENTATION OF A HIGH-PERFORMANCE ARCHITECTURE FOR BINARIZATION METHODS DEFINED BY H.264/AVC STANDARD |
|
Dieison Antonello Deprá, Vagner Rosa, Sergio Bampi |
|
|
|
Session F1-c FPGA Architectures 2 |
| 11:00-11:30 |
Implementación Hardware Mediante VHDL de un Controlador Difuso Parametrizable |
|
Agenor Polo Zabaleta, Mario Esmeral Palacio |
| 11:30-12:00 |
A VHDL IMPLEMENTATION OF A PULSE-WIDTH AND FREQUENCY TO DIGITAL CONVERTER |
|
Isabela B. Vasconcelos, Edval J. P. Santos |
| 12:00-12:30 |
SSDR – SISTEMA DE SEGURANÇA DINAMICAMENTE RECONFIGURÁVEL: ARQUITETURA E FUNCIONALIDADES |
|
Fábio Dacêncio Pereira, Edward David Moreno |
|
|
| Poster presentations are on permanent exhibition. During the Coffee breaks, authors are invited to stand in the designated areas for discussions and networking. |
| |
| IMPORTANT: The poster size is 90 cm (width) x 120 cm (height), i.e. in portrait orientation. |
| |
| Integration of modern technical tools in the teaching of the design cycle of SoPC systems in the University of Valle |
| Jaime Andrés Arteaga, Jaime Velasco Medina |
| |
| DISEÑO DE UNA RESISTENCIA INTEGRADA DE ALTO VALOR APLICADA A UN SISTEMA DE ADQUISICIÓN DE SEÑALES NEURONALES CON TECNOLOGÍA MOS |
| Erick Raygada Vargas, Erika Azabache Villar, Julio César Saldaña, Carlos Silva Cárdenas |
| |
| Diseño de un Controlador de Radar de 16 Canales de control, multi-IPP, implementado un SoC, para experimentos del Radio Observatorio de Jicamarca |
| Joel Iván Muñoz Quispe |
| |
| Cyclone II Ethernet Network Autonomous Module |
| Raúl Lisandro Martín , Daniel Crepaldo, Carlos Varela, María Isabel Schiavon |
| |
| Diseño de una arquitectura en FPGA para detección de objetos, basado en el algoritmo beamforming. |
| Jorge Enrique Portocarrero Rodriguez |
| |
| DISEÑO EN VHDL E IMPLEMENTACIÓN EN FPGA DE UN SISTEMA DE CONTROL DE VIVIENDA DOMOTICA |
| Jaime Juvinao, Luís Vázquez, Jesús Ponton, Henry Jinete |
| |
| DESARROLLO DE UNA ARQUITECTURA PARA LA SEGMENTACIÓN DE LA PROSTATA EN UNA IMAGEN ULTRASONICA MEDIANTE SUPPORT VECTOR MACHINE |
| Gonzalo Cucho, C. Espinoza, H. Mendoza |
| |
| Análisis del tiempo de subida crítico en circuitos basados en MOBILE |
| Jose M. Quintana, María J. Avedillo |
| |
| DESARROLLO DE UNA ARQUITECTURA DE PROCESAMIENTO DE IMÁGENES ULTRASONICAS MEDIANTE ASYMMETRIC STICKS |
| Gonzalo Cucho, C. Espinoza, H. Mendoza |
| |
| Diseño de un modulador FM basado en la tecnología Software Radio |
| Jorge Tonfat Seclen, Carlos Silva Cárdenas |
| |
| Desing and Synthesis of an Improved Mitchell-Based Logarithmic Converter for a Floating Point Coprocessor |
| Oscar Robles Palacios, Joel Muñoz Quispe, Mario Raffo Jara |
| |
| DISEÑO E IMPLEMENTACION DEL ANTILOGARITMO PARA UN COPROCESADOR MATEMATICO DE PUNTO FLOTANTE |
| Jose Francisco Quenta Cuno |
| |
| Projeto de um LNA e Mixer Integrados para Aplicação Bluetooth |
| Paulo H. Trevisan, Wilhelmus A. M. Van Noije |
| |
| A MATRIX-ORIENTED METHOD FOR IDENTIFYING FEEDBACK LOOPS IN ELECTRONIC CIRCUITS |
| L.A. Sarmiento, J. Salazar, L. Hernandez, M.A. Gutierrez, Ma. Teresa Sanz |
| |
| Acelerómetro Inalambrico para el análisis del caminar |
| Daniel Lupi, D. Brengi, S. Gwirc, I. Marko, F. Marsilli |
| |
| A hierarchical block matching stereo algorithm based on cepstral analysis for remote sensing |
| Juan Manuel Ramirez, Otto Paz-Luna, Herber Salazar |
| |
| Impacto de la Resolución Finita y la Capacidad E/S Sobre los Recursos HW Utilizados. Caso: Divisores en Punto Fijo para un Controlador Difuso |
| Agenor Polo Zabaleta, Mario Esmeral Palacio |
| |
| Diseño de Filtros Análogos para Alta Frecuencia usando PSoCs ó FPAAs |
| Jaime Velasco Medina, J. J. Cabrera López |
| |
| DESIGN OF PARALLEL AND SEQUENTIAL GENERIC CORES FOR INTEGER DIVISION USING VHDL |
| Jaime Velasco Medina, John M. Espinosa-Duran |
| |
| Diseño de un Simulador de Señales Electrocardiográficas usando FPAAs |
| Jaime Velasco Medina, María Fernanda Leyton, Carlos Rafael Pinedo |
| |
| Implementación del sistema operativo TinyOS sobre un nodo de una red inalámbrica de sensores |
| Santiago Bock, Mauricio Guerrero |
| |
| Implementación de un Servicio de Encripción en una Red de Sensores Inalámbrica |
| Jonathan Cardenas, Mauricio Guerrero , Néstor Peña |
| |
| Diseño e implementación de un pulsioxímetro digital con una interfase de computador |
| Mauricio Barrios, A. Romero |
| |
| TECNOLOGÍA WIMAX SISTEMA INALÁMBRICO PARA COMUNICACIONES DE LARGO ALCANCE |
| Jaime Martinez Castillo, C.A. Vega-Lebrum, H. Fernandez-Hernandez, J.M. Cardenas-Garcia |
| |
| |
| Demonstration |
| DESARROLLO DE UNA HERRAMIENTA DIDACTICA PARA LA ENSEÑANZA Y APRENDIZAJE DE LA LÓGICA PROGRAMABLE |
| Jaime Velez Zapata, J. Juvinao |
| |
| |
