inaoe.edu.mx
INAOE | Electrónica | Seminarios
Asignar puntaje:
 

Seminarios

La coordinación de electrónica cuenta actualmente con 4 departamentos principales de investigación: Microelectrónica, Diseño de Circuitos Integrados, Sistemas de Comunicación e Instrumentación Electrónica. Estos a su vez, agrupan las distintas actividades de investigación y desarrollo que se realizan en el instituto. Con el fin de difundir las distintas actividades que se realizan en las cuatro áreas, se ha establecido un seminario semanal interno en el cual se exponen algunos de los temas que los investigadores así como sus alumnos (a nivel de maestría y doctorado), desarrollan actualmente.

La información que a continuación se presenta pretende proporcionar un breve panorama de lo anterior con vistas a generar un interés específico en el posible candidato a incorporarse al instituto. Finalmente, las líneas de investigación (por área y por investigador) que aquí se presentan son solo una pequeña parte proporcional de la oferta disponible dentro de la coordinación de electrónica del instituto por lo que se invita al interesado a contactarse con el investigador de su interés (directorio) con el fin de resolver dudas y definir una posible línea de investigación durante su posgrado una vez que haya sido aceptado.

Periodo Año:

 

 

Seminario de ELectrónica

 

Se hace una atenta invitación para asistir al Seminario de Electrónica que se llevará a cabo el próximo martes 25de octubre de 2016.



Hora: 12:00
Lugar: Auditorio Docente

Ponente: M.C. Miriam Guadalupe Cruz Jiménez

 

 

Límites inferiores teóricos para multiplicaciones de constantes  implementadas con desplazamientos y sumas con operadores aritméticos de n-entradas.

 

En todos los sistemas basados en DSP (Digital Signal Processing), las multiplicaciones de señales digitales por una constante (SCM, Single Constant Multiplication) o por múltiples constantes (MCM, Multiple Constant Multiplication) son operaciones comunes. Por ejemplo se pueden encontrar  en los procesos de filtrado digital, transformada discreta de Fourier, transformada coseno discreta, entre otros. Actualmente, hay abundante investigación enfocada en desarrollar bloques eficientes de multiplicaciones  por constantes en donde los multiplicadores, los elementos más costosos en términos de área y potencia en un bloque aritmético DSP, se pueden evitar debido a que su flexibilidad no es necesaria. En este seminario se presentarán nuevos límites teóricos para el número de operadores requeridos en un bloque de multiplicaciones por constantes construido con el enfoque de desplazamientos y sumas, con operadores de n-entradas.  Estos límites inferiores, más efectivos que los existentes en el estado del arte, son particularmente útiles en las primeras etapas de diseño para una rápida evaluación del costo de hardware que se espera al implementar los bloques de multiplicaciones SCM y MCM en las nuevas familias de circuitos integrados FPGA (Field Programmable Gate Array).

 

Nota: la asistencia de los estudiantes de electrónica es obligatoria.


Última modificación :
24-10-2016 a las 14:43 por Laura Toxqui Olmos

Dirección: Luis Enrique Erro # 1, Tonantzintla, Puebla, México C.P. 72840 | Teléfono: (222) 247. 27.42 | Contacto: mcampos@inaoep.mx | Fax: 247.27.42

 

Esta obra está licenciada bajo una Licencia Creative Commons Atribución-No Comercial-Sin Obras Derivadas 2.5 México

Creative Commons License