inaoe.edu.mx
INAOE | Electrónica | Directorio | Investigadores | Alejandro Díaz Sánchez
Asignar puntaje:
 

 

 

 

Dr. Alejandro Díaz Sánchez

Correo Electrónico: adiazsan@inaoep.mx

Teléfono: +52 222 266 31 00 ext. 1419

Oficina: 1419

 


Información Curricular:


Doctorado obtenido en: New Mexico State University en el 2000.
Título de tesis: "Design and Implementation of Analog Adaptive Filters"

Maestría en Ciencias obtenida en: INAOE en 1985.
Título de tesis: "Diseño de Circuitos para corrección de Hipoacusia"

Licenciatura obtenida en: Instituto Tecnológico de Cd. Madero, Tamps. en 1982.
Título de Tesis: "Diseño de un contador cardíaco digital"
 

Líneas de Investigación:

  • Diseño de circuitos integrados para comunicaciones.

  • Sistemas de redes corporales y dispositivos implantables.

  • Simulación analógica de sistemas complejos

  • Diseño de circuitos con bajo requerimiento de energía y baja tensión de alimentación.

PROYECTOS:

Responsable del Proyecto “Diseño de Circuitos de Baja Tensión para Monitoreo de Señales Biológicas,”

Estancia Sabática para el Dr. Jaime Ramírez Angulo.

Fondo: I0010, Convocatoria: I0010-2015-03, Solicitud: 250141, Modalidad: ESE1

Mayo 2015 - Enero 2016.

 

Responsable del Proyecto “Actualización de la Infraestructura de Medición del Laboratorio de Caracterización de Circuitos Integrados”.

Financiado por: Conacyt, INFR-2015-01. Proyecto 254430.
Marzo-Octubre 2015, $ 4,998,289.00.

 

Responsable del Proyecto “Amplificadores de Potencia en Tecnologia CMOS Submicrométrica para terminales móbiles WiMAX”.

Financiado por: Conacyt, CB-2008-01. Proyecto 106269.

Enero 2010-Diciembre 2012, $1,653,000.

 

ÚLTIMAS TESIS DIRIGIDAS:

Doctorado

Héctor Cristian Bandala Hernández

“Design of 2-Dimensional Processors”. 23 de Marzo 2018.

 

Maestría

Alfonso Rafael Cabrera

“Diseño de circuitos digitales con muy bajos requerimientos de potencia Galicia”. 23 de Febrero 2016.

 

Clara Iliana Martínez Gómez

“Wide tuning range CMOS quadrature oscillators for high frequency phase shifter circuits”. 18 de Enero 2016.

 

Liliana Haiko Salas Barradas.

“Diseño de Interfaces Integradas para Aplicaciones Médicas”. 9 de Abril del 2015.

 

Publicaciones Recientes:

  • ±0.18 V Supply Voltage Gate Driven PGA with 0.7 Hz to 2 kHz Constant Bandwidth and 0.15 µW Power Dissipation,” International Journal of Circuit Theory & Applications, Volume 46, Issue 2, February 2018, Pages: 272–279.

  • S. Pourashraf, J. Ramirez-Angulo, A. Roman-Loera, A.J. Lopez-Martin, A.Diaz-Sanchez, R. G. Carvajal, “High current efficiency class-AB OTA with high open loop gain and enhanced bandwidth,” IEICE Electronics Express, Vol. 14, No. 17, pp. 1-5.

  • J. Lemus-López, A. Díaz-Sánchez, J.M. Rocha-Pérez, C. Muñiz-Montero, J. Ramírez-Angulo, “High gain amplifier with feedforward compensation based on quasi-floating gate transistors,”  Integration, the VLSI Journal, Volume 59, September 2017, Pages 75-8

  • A.I. Bautista-Castillo, J.M. Rocha-Perez, A. Dıaz-Sanchez, J. Lemus-Lopez and L. A. Sanchez-Gaspariano, “A CMOS Morlet Wavelet Generator,” RADIOENGINEERING, Vol. 26, No. 1, April 2017, pp. 263-268.

  • H.C. Bandala-Hernandez, A. Díaz-Sánchez, J.M. Rocha-Pérez, J. Ramírez-Angulo, I.Y. López-Ortega, J. Lemus-López, J.E. Molinar-Solís, “CMOS Analog Rank Order Filters using positive feedback comparators,” INTEGRATION the VLSI journal 58 (2017) 111–115.

  • A.I. Bautista-Castillo, L.A. Sanchez-Gaspariano, V.R. Gonzalez-Diaz, C. Muñiz-Montero, J.M. Rocha-Perez and A. Diaz-Sanchez, “CMOS harmonic upconverter with power management of 2nd harmonic for wideband short-range communications, Analog Integrated Circuits and Signal Processing, Springer, February 2017, Volume 90, Issue 2, pp 383–388.

  • J.E. Molinar-Solís, V.H. Ponce-Ponce, J. Rivera-Mejía, S. Sandoval, M. Rocha-Pérez, A. Díaz-Sánchez, Humberto Bracamontes-Toro, “A 3-µW Low-Power CMOS Class-AB Bilateral Current Mirror forLow-Voltage Applications,”  Computación y Sistemas: An International Journal of Computing Science and Applications, México City, December 2016, ISSN: 1405-5546.

  • H.C. Bandala-Hernandez, J.M. Rocha-Perez, A. Díaz-Sánchez, J. Lemus-Lopez, H. Vazquez-Leal, A. Diaz-Armendariz, J. Ramirez-Angulo, “Weighted Median Filters: An Analog Implementation,” Integration: The VLSI Journal, 55 (2016) 227–231.

  • G. Zamora-Mejia, J. Martinez-Castillo, J.M. Rocha-Perez, A. Diaz-Sanchez , “A Digitally Enhanced LDO Voltage Regulator For UHF RFID Passive Tags,” IEICE Electronics Express, Vol.13, No.12, 1–10.

  • G. Zamora-Mejía, J. Martínez-Castillo, J.M.Rocha-Pérez, A. Díaz-Sánchez, “A current mode instrumentation amplifier based on the flipped voltage follower in 0.50 um CMOS,” in Analog Integrated Circuits and Signal Processing (2016) 87:389–398.

  • L.F. Cisneros-Sinencio, A. Diaz-Sanchez, J. Ramirez-Angulo, “A Noise-Robust Positive-Feedback Floating-Gate Logic,” IEICE Transactions on Electronics, Vol. E99-C, No 4, pp. 452-457, April 2016.

  • Filobello-Nino, H. Vazquez-Leal, A. Perez-Sesma, J. Cervantes-Perez, L. Hernandez-Martinez, A. Herrera-May, V.M. Jimenez-Fernandez, A. Marin-Hernandez, C. Hoyos-Reyes, A. Diaz-Sanchez, J. Huerta-Chua, "On a practical methodology for optimization of the trial function in order to solve BVP problems by using a Modified Version of Picard Method", Applied Mathematics & Information Sciences 10(4):1355-1367 · June 2016.

 


Última modificación :
18-04-2018 a las 10:55 por Laura Toxqui Olmos

MULTIMEDIA

Dirección: Luis Enrique Erro # 1, Tonantzintla, Puebla, México C.P. 72840 | Teléfono: (222) 247. 27.42 | Contacto: secelec@inaoep.mx

 

Esta obra está licenciada bajo una Licencia Creative Commons Atribución-No Comercial-Sin Obras Derivadas 2.5 México

Creative Commons License