inaoe.edu.mx
INAOE | Electrónica | Directorio | Investigadores | Victor Champac Vilela
Asignar puntaje:
 

    

 

 

 

Dr. Víctor Hugo Champac Vilela

Correo Electrónico: champac@inaoep.mx

Teléfono: +52 222 266 31 00 ext. 1417

Oficina: 1417

 

INFORMACIÓN CURRICULAR:

Doctorado obtenido en: Universidad Politécnica de Cataluña (UPC), España, en 1993.

 

Líneas de Investigación:

  • Diseño de Circuitos Integrados

  • Testing

Últimas Tesis Dirigidas:

Doctorado: 

"Análisis de la Confiabilidad y su Mejora en Circuitos CMOS Digitales Nanometricos”, Andrés Felipe Gómez Chacón, 1 de diciembre del 2017.

Maestría:

"Modelado de Fallas  y Pruebas de Fefectos de Compuerta Abierta en Celdas Lógicas y de Memoria Basadas en Tecnología FinFET" Ing. Javier Mesalles, 2 de diciembre 2016.

Licenciatura:

“Analysis of NBTI Aging Impact on FPGA Performance”, M.C. Ivan Meza Ibarra, título , co-dirigida con el Dr. Roberto Gómez Fuentes, Universidad de Sonora.


Publicaciones Recientes:

  • Andres F. Gomez, Victor Champac, “Selection of aging critical paths for reliable frequency scaling considering workload uncertainty and process variations effects”, ACM Transactions on Design Automation of Electronic Systems (TODAES), Vol. 23, No. 3, febrero 2018.

  • Freddy Forero, Jean-Marc Galliere, Michel Renovell, Victor Champac, “Detectability Challenges of Bridge Defects in FinFET Based Logic Cells”, Journal of Electronic Testing (JETTA), Springer, Vol. 34, Issue 2, pp. 123-134, abril 2018.

  • Andres F. Gomez, Victor Champac, “Early Selection of Critical Paths for Reliable NBTI Aging-Delay Monitoring”, IEEE Transactions on VLSI Systems, 2016.  IEEE Transactions on VLSI Systems, Vol. 24, No. 7, July 2016. http://ieeexplore.ieee.org/xpl/articleDetails.jsp?reload=true&arnumber=7386703. (Journal ranking: Q2).

  • A.F. Gomez F. Lavratti, G. Medeiros, M. Sartori, L. Bolzani Poehls, V. Champac, F. Vargas, Effectiveness of a Hardware-based Approach to Detect Resistive-Open Defects in SRAM Cells Under Process Variations”, Microelectronics Reliability, Elsevier, Vol. 67, pp. 150-158, December 2016. http://www.sciencedirect.com/science/article/pii/S0026271416303985.  (Journal ranking: Q2).

  • Hector Villacorta, Jaume Segura, Victor Champac, “Impact of Fin-Height on SRAM Soft Error Sensitivity and Cell Stability”,  Journal of Electronic Testing: Theory and Applications (JETTA), Springer, Vol. 32, Issue 3, pp. 307-314, 2016. http://link.springer.com/article/10.1007%2Fs10836-016-5591-3. (Journal ranking: Q4).

  • Freddy Forero, A. Gómez, Victor Champac, “Improvement of Negative Bias Temperature Instability Circuit Reliability and Power Consumption Using Dual Supply Voltage”, Journal of Low Power Electronics, Vol. 12, No. 4, pp. 395-402, Diciembre 2016


Página Personal: http://www-elec.inaoep.mx/~champac
 


Última modificación :
07-09-2018 a las 10:14 por Laura Toxqui Olmos

MULTIMEDIA

Dirección: Luis Enrique Erro # 1, Tonantzintla, Puebla, México C.P. 72840 | Teléfono: (222) 247. 27.42 | Contacto: secelec@inaoep.mx

 

Esta obra está licenciada bajo una Licencia Creative Commons Atribución-No Comercial-Sin Obras Derivadas 2.5 México

Creative Commons License