inaoe.edu.mx
INAOE | Electrónica | Directorio | Investigadores | Esteban Tlelo Cuautle
Asignar puntaje:
 

 

 

 

Dr. Esteban Tlelo Cuautle

SNI NIVEL 2

Correo Electrónico: etlelo@inaoep.mx

Teléfono: +52 222 266 31 00 ext. 1404

Oficina: 1404

 

 

Información Curricular 

Doctorado obtenido en: INAOE, en 2000.
Título de Tesis: "Desarrollo de un Método de Polarización para Circuitos Integrados Analógicos


Maestría en Ciencias obtenido en: INAOE, en 1995.

Licenciatura: Instituto Tecnológico de Puebla, en 1993.

 

Líneas de investigación

  • Síntesis y diseño automatizado de circuitos integrados.

  • Diseño y aplicaciones de sistemas caóticos integrados.

  • Optimización con Heurísticas y análisis simbólico.

 

PROYECTOS

  • CONACyT237991: "New optimization methodologies of integrated circuits oriented to the design of chaotic dynamical systems with application to the biomedical area", 2015-2018.

 

últimas TEsIS dirigidas

Optimización de sistemas dinámicos de orden fraccionario aplicando metaheurísticas, INAOE, Alejandro Silva Juárez, 2020.

 

Técnicas de sincronización de osciladores caóticos para garantizar seguridad e invulnerabilidad en la información, INAOE, Omar Guillén Fernández, 2021.

 

Optimización de circuitos integrados analógicos aplicando metaheurísticas de muchos objetivos, INAOE, Martín Alejandro Valencia Ponce, 2023.

 

Mejora de la respuesta de un VCO implementado en tecnologías nanométricas, INAOE, Perla Rubí Castañeda Aviña, 2023.

 

LIBROS

Esteban Tlelo-Cuautle, Ana Dalia Pano-Azucena, Omar Guillén-Fernández, Alejandro Silva-Juárez, Analog/Digital Implementation of Fractional Order Chaotic Circuits and Applications, Springer, ISBN: 978-3-030-31249-7, eISBN: 978-3-030-31250-3, 214 pages, 2020. DOI: 10.1007/978-3-030-31250-3

 

Esteban Tlelo-Cuautle, Luis Gerardo de la Fraga, José de Jesús Rangel Magdaleno, Engineering Applications of FPGAs: Chaotic Systems, Artificial Neural Networks, Random Number Generators, and Secure Communication Systems, Springer, ISBN: 978-3-319-34113-2, eISBN: 978-3-319-34115-6, 230 pages, 2016. DOI: 10.1007/978-3-319-34115-6

 

G. Shi, S. X.-D. Tan, E. Tlelo-Cuautle, Advanced Symbolic Analysis for VLSI Systems-Methods and Applications, Springer,  ISBN: 978-1-4939-1102-8,eISBN: 978-1-4939-1103-5, 300 pages, July 2014. DOI: DOI 10.1007/978-1-4939-1103-5

 

J.M. Muñoz-Pacheco, E. Tlelo-Cuautle, Electronic design automation of multi-scroll chaos generators, Bentham Sciences Publishers Ltd., eISBN: 978-1-60805-165-6, 96 pages, 2010. doi:10.2174/97816080516561100101

 

PUBLICACIONES RECIENTES



  • J Lopez-Arredondo, E Tlelo-Cuautle, LG de la Fraga, High-Q and Wide-Bandwidth Capacitor Multiplier Optimized by NSGA-II, IETE Journal of Research, ISSN: 0377-2063, 2019. DOI: 10.1080/03772063.2018.1436987

  • AD Pano-Azucena, B Ovilla-Martinez, E Tlelo-Cuautle, JM Muñoz-Pacheco, LG de la Fraga, FPGA-based implementation of different families of fractional-order chaotic oscillators applying Grünwald-Letnikov method, Communications in Nonlinear Science and Numerical Simulation, vol. 72, pp. 516-527, ISSN: 1007-5704, June 2019. DOI: 10.1016/j.cnsns.2019.01.014

  • D. López-Mancilla, G. López-Cahuich, C. Posadas-Castillo, C.E. Castañeda, J.H. García-López, J.L. Vázquez-Gutiérrez, E. Tlelo-Cuautle, Synchronization of complex networks of identical and nonidentical chaotic systems via Model-Matching control, PLoS ONE, vol. 14, no. 5, e0216349, ISSN: 1932-6203, May 2019. DOI: 10.1371/journal.pone.0216349

  • A Flores-Vergara, EE Garcia-Guerrero, E Inzunza-Gonzalez, OR Lopez-Bonilla, E Rodriguez-Orozco, JR Cardenas-Valdez, E Tlelo-Cuautle, Implementing a chaotic cryptosystem in a 64-bit embedded system by using multiple-precision arithmetic, Nonlinear Dynamics, vol. 96, no. 1, pp. 497-516, ISSN: 0924-090X, eISSN 1573-269X, April 2019. DOI: 10.1007/s11071-019-04802-3

  • V. H. Carbajal-Gomez, E. Tlelo-Cuautle, J. M. Muñoz-Pacheco, L. G. de la Fraga, C. Sanchez-Lopez, F. V. Fernandez-Fernandez, Optimization and CMOS Design of Chaotic Oscillators Robust to PVT Variations, Integration - The VLSI Journal, vol. 65, pp. 32-42, ISSN: 0167-9260, March 2019. DOI: 10.1016/j.vlsi.2018.10.010

 

PÁGINA PRINCIPAL

http://www.researcherid.com/rid/H-3141-2014

 

editor en revistas internacionales

Associate Editor in Engineering Applications of Artificial Intelligence Q1-JCR 2019-Present

Associate Editor in IEEE Transactions on Circuits and Systems-I: Regular Papers Q1-JCR 2016-2019

Associate Editor in Integration – the VLSI Journal Q3-JCR 2013-Present

Associate Editor in Frontiers of Information Technology & Electronics Engineering (FITEE) Q3-JCR 2019-2022

Associate Editor in Electronics Q3-JCR 2019-2021

Academic Editor in PLOS ONE Q2-JCR 2018-Present

Associate Editor in Journal of Engineering and Applied Research 2018-Present

Associate Editor in Metaheuristics 2018-Present

 

 

International AdvisoryBoardMember: International Group of Control Systems (IGCS)


Última modificación :
22-08-2019 a las 13:56 por Laura Toxqui Olmos

Dirección: Luis Enrique Erro # 1, Tonantzintla, Puebla, México C.P. 72840 | Teléfono: (222) 247. 27.42 | Contacto: secelec@inaoep.mx

 

Esta obra está licenciada bajo una Licencia Creative Commons Atribución-No Comercial-Sin Obras Derivadas 2.5 México

Creative Commons License