inaoe.edu.mx
INAOE | Electrónica | Directorio | Investigadores | Guillermo Espinoza Flores-V
Asignar puntaje:
 

 

 

 

Dr. Guillermo Espinosa Flores - Verdad

Correo electrónico: gespino@inaoep.mx

Teléfono: +52 222 266 31 00 ext. 1421

Oficina: 1421

 

 

Información curricular:

Doctorado obtenido en: Universidad de Pavia, Italia 1989

Título de Tesis: “Filtri a Condensatori Conmutati per Impieghi in Alta Frequenza”
 

Maestría en Ciencias obtenida en: Instituto Nacional de Astrofísica, Óptica y Electrónica, 1983
Título de Tesis: “Generadores de Señales Basados en Amplificadores Operacionales de Transconductancia”


Licenciatura obtenida en: Universidad Autónoma de Puebla, 1980

Título de Tesis: “Diseño y Simulación de Filtros Activos Bicuadráticos”

 

Líneas de Investigación:

  • Diseño de circuitos integrados analógicos, digitales y mixtos en tecnologías CMOS, BiCMOS, SOI.

  • Diseño de convertidores Analógico/Digitales y Digitales/Analógico.

  • Diseño de circuitos y sistemas de comunicaciones.

  • Diseño de circuitos integrados para aplicaciones biomédicas.

  • Automatización en el diseño, simulación y generación de la descripción física (Layout) de circuitos integrados.

  • Optimización y centramiento en el diseño de circuitos integrados.

Proyectos:

  • ISFETS para detección de pH

  • Prototipo de páncreas artificial.

  • Convertidores Analógico/Digitales para aplicaciones Biomédicas

  • Detección de señales débiles enterradas en ruido para aplicación en interfaces humano/computadora (BCI)

  • Realización de electrocardiógrafo, pulsoximetro, medidor de glucosa utilizando microprocesadores.

Tesis Dirigidas:

Doctorado

EEG Signal Processing based on Stochastic Resonance – Lucio Fidel Rebolledo Herrera – INAOE – 2017

A Smart Transduction System with PVTA Compensation for pH ISFET Bio-Transducers – Luis Antonio Carrillo Martínez – INAOE – 2016

Técnica de modulación de datos y diseño de circuitos modulador/demodulador para aplicaciones en banda ultra ancha – Gregorio Valdovinos Fierro – INAOE – 2009

Design and Simulation Strategies for Fractional Frequency Synthesizers – Víctor Rodolfo González Díaz – INAOE – 2009

Analog Realizations for Decomposition and Reconstruction of Real Time Signals using the Wavelet Transform – Marco Antonio Gurrola Navarro – INAOE – 2009

Lenguaje de Alto Nivel para la Descripción y Simulación de Circuitos Analógicos – Leticia Osorio Roque – INAOE – 2003

Modulador Delta-Sigma para Aplicaciones en ADSL – Román Salinas Cruz – INAOE – 2003

Switched Current Sigma Delta Modulators Design and Performance Limitations – Miguel Ángel García Andrade – INAOE – 2001

Diseño Estadístico y Optimización de Circuitos Integrados Analógicos utilizando el Método de Superficies de Respuesta – José Luis Vázquez González – INAOE – 1999

Diseño de Filtros Adaptables Analógicos utilizando Técnicas Neurodifusas – José Alejandro Díaz Méndez – INAOE – 1999

Behavioral Fuzzy Models of Devices and Systems – Rubén Alejos Palomares – INAOE - 1999

Mestría

Arquitectura de un convertidor analógico digital de plegado basado en celdas winner take all – Rafael Rodríguez Solano – INAOE – 2017

Diseño de un Phase Lock Loop con una nueva topología de VCO a través de un inductor activo – Erick Jesús Arenas Mendoza – INAOE – 2017

Inestabilidad debido a Polarización y Temperatura en Circuitos Integrados Nanométricos – Alejandro Campos Cruz – INAOE – 2016

A 8-10Gbps 4-PAM Transmitter actively terminated with Pre-Emphasis Design – Jesús Alonso Rodríguez Ortiz – INAOE – 2016

Diseño de un sistema de adquisición de potenciales evocados auditivos utilizando diferentes técnicas de filtrado - Miguel Hernández Rosas – 2015

Diseño de un ADC SAR de 14 bits para aplicaciones biomédicas robusto a variaciones de proceso y temperatura - Gisela de la Fuente Cortes – 2014

Design of four-quadrant analog multipliers robust to PVT variations - Roberto Rafael Flores Quintero – 2014

PVT Compensated PLL in 45nm SOI'CMOS Technology – Andrés Felipe Amaya Beltrán – INAOE – 2012

Diseño de OTA compensado en PVT en tecnologías nanométricas SOI-CMOS – Francisco Javier Villota Salazar – INAOE – 2012

Robust to PVT, High DC Gain Amplifier for CT Sigma-Delta Modulators on SOI CMOS Technology – Héctor Iván Gómez Ortiz – INAOE – 2011

A PVT Compensated Active Inductor Based VCO on SOI CMOS Technology – Ricardo Astro Bohórquez – INAOE – 2011

ADC Tipo folding de 7 bits en tecnología SOI de 45 nm – Luis Antonio Carillo Martínez – INAOE – 2011

Licenciatura

Diseño de un Amplificador Folded Cascode Completamente Diferencial y un Estudio Comparativo de Topologías de Circuitos CMF – Marco Antonio Mora Barajas – BUAP – 2002

Circuito de Muestreo y Retención CMOS con Operacionales Conmutados – Esdras Juárez Hernández – INAOE – 2000

El Transistor MOS en Sistemas de Comunicaciones Inalámbricas – Rogelio de Jesús Peregrina – UAP – 2000

Banco de Filtros para la Detección de Tonos Multi-frecuencia – Mario Barjau Chavolla – U. Veracruzana – 1999

Filtro pasa-bajo para Comunicaciones con PCM – Natividad Rocío Macías Segovia – U. Veracruzana – 1999

Diseño de un Banco de Osciladores con OTAs para el Sistema de Marcación Telefónica DTMF – María Erika Almazán Vázquez – U. Veracruzana – 1999

 

Publicaciones Recientes:

  • "A new CMOS comparator robust to process and temperature variations for SAR ADC converters", de La Fuente-Cortes, G., Espinosa Flores-Verdad, G., Gonzalez-Diaz, V.R., Diaz-Mendez,A. Analog Integrated Circuits and Signal Processing, 90(2), pp. 301-308, 2017

  • "An improved high speed, and low voltage CMOS current mode logic latch" Lozada, O., Espinosa, G. Analog Integrated Circuits and Signal Processing, 90(1), pp. 247-252, 2017

  • "A pH ISFET sensor with PVTA compensation", Luis Antonio Carrillo M., Guillermo Espinosa F.V., Joel Molina R., Berni M. Pérez Electronics Letters 52(1) pp. 15-17

  • "Review: Advances in BTI modeling for the design of reliable ICs" Campos-Cruz, A., Tlelo-Cuautle, E., Espinosa-Flores-Verdad, G. 2016 13th International Conference on Electrical Engineering,Computing Science and Automatic Control, CCE 2016, 7751211, 2016

  • "Quartic double-well system modulation for under-damped stochastic resonance tuning", Rebolledo-Herrera, L.F., Espinosa FV, G. Digital Signal Processing: A Review Journal, 52, pp. 55-63, 2016

  • "A Verilog-A based fractional frequency synthesizer model for fast and accurate noise assessment", Gonzalez-Diaz, V.R., Munoz-Pacheco, J.M., Espinosa-Flores-Verdad, G., Sanchez-Gaspariano, L.A. Radioengineering, 25(1), pp. 89-97, 2016

  • "A charge pump with a 0.32 % of current mismatch for a high speed PLL"Lozada, O., Espinosa, G. Analog Integrated Circuits and Signal Processing, 86(2), pp. 321-326, 2016

  • "55 dB DC gain, robust to PVT single-stage fully differential amplifier on 45 nm SOI CMOS technology", Gómez, H., Espinosa, G.Electronics Letters, 50(10), pp. 737-739, 2014


Última modificación :
26-04-2018 a las 11:04 por Laura Toxqui Olmos

MULTIMEDIA

Dirección: Luis Enrique Erro # 1, Tonantzintla, Puebla, México C.P. 72840 | Teléfono: (222) 247. 27.42 | Contacto: secelec@inaoep.mx

 

Esta obra está licenciada bajo una Licencia Creative Commons Atribución-No Comercial-Sin Obras Derivadas 2.5 México

Creative Commons License